Úvod do návrhového toku VLSI
V předchozím článku jsme získali přehled o návrhovém toku VLSI. V tomto článku se dozvíme, jak lze pomocí logiky VLSI implementovat různé logické obvody. VLSI je jednou z klíčových technologií v této éře digitalizace. Tranzistory se používají k implementaci logických obvodů v provedení VLSI.
Digitální logiky jsou tři typy – invertor hradla NOT, hradlo AND a hradlo OR. Složitější hradla jako -NAND, NOR, XNOR a XOR lze také vytvořit pomocí základních hradel. Pojďme diskutovat o některých z způsoby realizace logických obvodů.
Logický design CMOS
Digitální je vše o NULĚ a JEDNOM nebo VYSOKÉM nebo NÍZKÉM. Vstup pro digitální logický obvod bude buď 0 nebo 1, tedy jako výstupní hodnota. Nyní, pokud obvod bere vstup jako 0 a 1, pak lze logiku pochopit funkcí přepínače, jak je uvedeno níže.
Na obrázku vidíme, že když je spínač s1 otevřen a spínač s2 sepnut, bude výstup 0; naopak bude výstup 1.
Pro kompletní výukový program VHDL! Klikněte zde!
Metodika návrhu CMOS
Existují tři kroky pro návrh logiky CMOS jako součásti návrhového toku VLSI.
- Zjistěte doplněk Booleovského výrazu, který musíte implementovat.
- Popište PUN
- Popište PDN
Vytáhnout síťový design:
Násobení podmínek: NMOSFET v paralelním připojení
Doplňkové podmínky: NMOSFET v sériovém zapojení
Návrh rozevírací sítě:
Násobení podmínek: NMOSFET v sériovém zapojení
Doplňkové podmínky: NMOSFET v paralelním připojení
Navrhněte si svůj první model VHDL pomocí Xilinx. Kliknutím sem zobrazíte průvodce krok za krokem!
Měnič CMOS / CMOS NENÍ brána
Digitální invertor je brána NOT, která poskytuje invertovaný výstup pro vstup. Pro vysoký vstup nebo vstup je digitální ONE, pak je výstup nízký nebo digitální ZERO. Pro nízký vstup nebo vstup je digitální ZERO, pak je výstup vysoký nebo digitální ONE.
| VSTUP | VÝSTUP |
| VYSOKÝ | LOW |
| LOW | VYSOKÝ |
Měnič CMOS je vyroben ze dvou tranzistorů s vylepšeným režimem - jeden je NMOS a druhý je PMOS. NMOS funguje jako rozevírací síť a PMOS jako roztahovací síť. Vstupní napětí řídí oba tranzistory.
Když je tranzistor PMOS ve stavu ON, tranzistor NMOS přejde do stavu OFF. Také, když tranzistor NMOS zůstane vypnutý, PMOS bude ve stavu ON. Takto je to obojí tranzistory fungují v doplňkovém režimu.
Projekt tranzistor, který zůstává ve stavu OFF, poskytuje vysokou hodnotu impedance a výstupní hodnota se mění. Pod stejnou kolejnicí má logický obvod CMOS menší šum než logický obvod NMOS.
Níže je uveden graf charakteristik přenosu napětí symetrického CMOS.
Operace
Tranzistory jsou vyrobeny takovým způsobem, že jejich prahová napětí by měla mít stejnou velikost a opačnou polaritu. To znamená, že prahové napětí NMOS se bude rovnat velikosti prahového napětí PMOS dané níže uvedeným výrazem.
VTN = - VTP
Když je vstupní napětí (Vin) je menší než prahové napětí tranzistoru NMOS, pak je tranzistor NMOS ve vypnutém stavu. Pak PMOS obvod bude řídit výstupní napětí (Vout) s dodaným napětím (VDD). Oblast AB grafu představuje tuto operaci.
Nyní, když je vstupní napětí větší než rozdíl VDD a prahové napětí, pak logický obvod PMOS přejde do stavu VYPNUTO a NMOS se aktivuje. Poté NMOS řídí výstupní napětí (Vout) se zemním napětím 0 V.
Oblast BC grafu představuje nasycený NMOS a část CD představuje oba tranzistory v nasyceném režimu. PROTIINV je hodnota vstupního napětí, pro kterou se vstupní napětí rovná výstupnímu napětí.
Z pečlivého pozorování můžeme říci, že změna je velmi vysoká pro přepínání napětí z 0 na VDD. Proto je invertor CMOS dokonalým invertorem pro logický design.
Nyní, když se vstupní napětí rovná VINV, oba tranzistory jsou nasycené. Vytahovací síť (PUN) bude mít VGS hodnota =
VGS = Vin - VDD
Nebo VGS = VINV - VDD
Aktuální rovnice pro oblast nasycení je uvedena jako -
ID = μεW * (V.GS - VTH )2 / 2 LD
Tuto rovnici lze přepsat pro vytáhnutí sítě -
IDPU = μpεWpu * (V.INV - VDD - VTHP)2 / 2 DLpu
Rovnice pro stahovací síť bude -
IDPD = μnεWpd * (V.INV - VMYSLÍCÍ )2 / 2 DLpd
Rovnání vypouštěcího proudu podle charakteristik -
μnεWpd * (V.INV - VMYSLÍCÍ )2 / 2 DLpd = μpεWpu * (V.INV - VDD - VTHP)2 / 2 DLpu
nebo VINV - VDD - VTHP = - β (VINV - VMYSLÍCÍ); [β = (μn *Zpu / μp *Zpd) ½]
Nebo VINV = (VDD + VTHP + β * VMYSLÍCÍ) / (1 + β)
Pokud VTHN = - VTHP, pak β přijde jako 1.
Navíc VINV přichází jako VDD / 2 a
Zpd :Zpu = μn : μp = ~ 2.5: 1
Ztráta energie
Logické obvody CMOS rozptylují méně energie než logické obvody NMOS pro nízkou frekvenci. Energetická degenerace CMOS se mění podle spínací frekvence obvodu.
Hlučnost
Šířka šumu je maximální přípustná odchylka, ke které může dojít bez změny hlavní funkce v hlučných podmínkách. NML se udává jako rozdíl mezi logickým prahovým napětím a logickým nulovým ekvivalentním napětím pro měnič CMOS nízké úrovně. Hluková rezerva je popsána jako rozdíl mezi logickým vysokým nebo JEDEN ekvivalentním napětím a logickým prahovým napětím pro vysokou úroveň.
CMOS dvě vstupní brány NAND a NOR
Brány NOR a NAND jsou známé jako univerzální logické brány, které lze použít k implementaci jakékoli logické rovnice nebo jakéhokoli jiného typu logických bran. Jedná se o dva nejvíce vyráběné brány využívající logiku CMOS pro technologii VLSI. Pojďme diskutovat o implementaci a designu obou bran pomocí logiky CMOS.
Brána CMOS NOR
Bránu NOR lze popsat jako obrácenou bránu OR. Tabulka pravdivosti brány NOR je uvedena níže, kde A a B jsou vstupy.
Bránu NOR lze také implementovat pomocí technologie CMOS. V této konstrukci začíná pracovat invertorový obvod CMOS. K implementaci operace NOR je přidána stahovací síť (tranzistor) se základním hradlem CMOS NOT v paralelním připojení. U dvou vstupních bran NOR je přidána pouze jedna rozevírací síť. Aby bylo možné začlenit více počtů vstupů, je přidáno více tranzistorů.
Operace
Logická implementace pomocí CMOS je zobrazena na následujícím obrázku. Když je kterýkoli ze vstupů logicky vysoký nebo logický JEDEN, pak je výsuvná cesta k zemi uzamčena. Výstupem bude logická NULA.
Když oba vstupy získají VYSOKÉ napětí nebo logiku - JEDNOU hodnotu, pak bude výstupní hodnota logicky vysoká nebo JEDNA. Logické prahové napětí se bude rovnat prahovému napětí střídače. Tak lze dosáhnout logiky NOR pomocí CMOS.
Brána CMOS NAND
Bránu NAND lze popsat jako obrácenou bránu AND. Tabulka pravdivosti brány NAND je uvedena níže, kde A a B jsou vstupy.
Bránu NAND lze také implementovat pomocí technologie CMOS. Obvod střídače CMOS také vstupuje do práce v tomto designu. K implementaci operace NAND je přidána stahovací síť (tranzistor) v sérii a tranzistor v režimu vyčerpání se základním hradlem CMOS NOT. U dvou vstupních bran NAND je přidán pouze jeden tranzistor. Aby bylo možné začlenit více počtů vstupů, je do sériového připojení přidáno více tranzistorů.
Operace
Logická implementace pomocí CMOS je zobrazena na obrázku výše. Když jsou oba vstupy logické NULA, oba tranzistory NMOS jsou ve stavu VYPNUTO, zatímco oba tranzistory PMOS jsou ve stavu ZAPNUTO. Výstup se připojí k VDD, a tak výstup poskytuje logickou JEDNOU nebo vysokou hodnotu.
Když vstup A získá vysokou hodnotu jako vstup a vstup B dostane nízkou hodnotu, horní NMOS přejde do stavu ON a spodní NMOS přejde do stavu OFF. Uzemňovací spojení nelze navázat s výstupní hodnotou. V tomto stavu se levý PMOS zapne, zatímco pravý PMOS zůstane ve vypnutém stavu. VDD najde cestu výstupem a poskytuje vysokou výstupní hodnotu nebo logiku 1.
Když vstup B získá vysokou hodnotu jako vstup a vstup A dostane nízkou hodnotu, horní NMOS přejde do stavu VYPNUTO a nižší NMOS přejde do stavu ZAPNUTO. Uzemňovací spojení nelze navázat s výstupní hodnotou. V tomto stavu se také levý PMOS vypne, zatímco pravý PMOS přejde do stavu ZAPNUTO. VDD najde cestu výstupem a poskytuje vysokou výstupní hodnotu nebo logiku 1.
Pro konečnou logiku, když oba vstupy získají vysoké vstupní napětí nebo logickou JEDNOU hodnotu, jsou oba tranzistory NMOS ve stavu ZAPNUTO. Oba tranzistory PMOS jsou ve stavu VYPNUTO, což poskytuje cestu pro připojení zemního napětí k výstupu. Výstup tedy poskytuje jako výstup logickou NULU nebo nízkou hodnotu.
Další článek týkající se elektroniky a návrhový tok VLSI klikněte zde
Ahoj, jsem Sudipta Roy. Udělal jsem B. Tech v elektronice. Jsem nadšenec do elektroniky a v současnosti se věnuji oboru Elektronika a komunikace. Mám velký zájem o objevování moderních technologií, jako je AI a strojové učení. Moje práce se věnují poskytování přesných a aktualizovaných údajů všem studentům. Pomáhat někomu při získávání znalostí mi přináší nesmírnou radost.
Spojme se přes LinkedIn –