Kombinační logika: 21 důležitých faktů, které byste měli vědět

Kombinovaná logická definice

Kombinovaná logika je typ logiky, ve které lze výstup upravit pouze pomocí současného vstupu.

Kombinační logické obvody | Co je to kombinační logický obvod

Kombinované obvody jsou typem obvodů, ve kterých proudový vstup může upravovat pouze proudový výstup. Tento obvod je také známý jako obvod nezávislý na hodinách, protože pro provoz nepotřebuje hodiny. Tento obvod nemá paměťový prvek ani žádnou cestu zpětné vazby, takže obvod nemůže ukládat žádná data. Kombinační obvod může navrhnout kombinací logických bran. Obvody používané v kombinační logice se používají jako kódování, dekódování, detekce chyb, manipulace atd. Základními obvody kombinační logiky jsou multiplexor, dekodér, kodér, shitter, sčítač, subtraktor atd.

Obr. Blokové schéma kombinačních obvodů.

Kombinační logický obvod může mít 'n' počet vstupních proměnných a 'm' číslo výstupní proměnné. Pro vstupní proměnnou 'n' je 2ⁿ možné kombinace vstupních proměnných. Pro každou jedinečnou kombinaci vstupních proměnných existuje pouze jedna možná výstupní kombinace. Funkce výstupu je vždy vyjádřena pomocí vstupních proměnných. Pravdivostní tabulka nebo booleovská rovnice mohou určovat vztah mezi výstupem a vstupem kombinačního obvodu.

Typy kombinačních logických obvodů

Klasifikace kombinačních obvodů je založena na aplikaci, kterou používají:

1. Aritmetický a logický obvod: sčítač, odečítač, komparátory atd.
2. Přenos dat: multiplexer, demultiplexor, kodér atd.
3. Převaděč kódu: Převodník binárního kódu, převodník kódu BCD atd.

Kombinované logické brány

Kombinovaná logická hradla jsou základní brána, která je kombinována a tvoří jakékoli obvody v digitální elektronice. Logická brána je ideální pro implementaci základní booleovské funkce - například brána, brána NAND, brána OR, brána NOR atd.

AND brána:

AND brána má dva nebo více vstupů s jedním výstupem. Výstup je vysoký znamená „1“, když je veškerý vstup vysoký; jinak je výsledek nízký znamená „0“.

Obr. Logické schéma brány AND

NEBO brána:

NEBO brána má dva nebo více vstupů a jeden výstup. Výstup je vysoký znamená „1“, když je alespoň jeden vstup vysoký; jinak je výsledek nízký, což znamená „0“. Ale v komerční OR bráně s typy vstupu 2,3 ​​a $ je k dispozici.

Obr. Logické schéma brány OR

NE brána:

Brána NOT má jeden vstup s jedním výstupem. Když je vstup vysoký, znamená to „1“, pak bude výstup brány NOT nízký, což znamená „0“.

Obr. Logické schéma brány NOT

Brána NAND:

Brána NAND znamená NOT AND, zde AND výstup brány se napájí do brány NOT. Bránu NAND lze navrhnout z tabulky pravdivosti brány AND doplněním výstupních proměnných. Výsledek brány NAND je nízký, když je veškerý logický vstup vysoký. Jinak je výstup vysoký.

Obr. Logické schéma brány NAND

Brána NOR:

NOR znamená NEBO bránu. Zde se NEBO výstup brány přivádí do NOT brány. Brána NOR navržená z tabulky pravdivosti brány OR doplněním všech výstupních proměnných. Výstup brány NOR je vysoký, když jsou všechny vstupy nízké. Jinak je výstup nízký.

Obr. Logické schéma brány NOR

Brána XOR:

Brána XOR znamená bránu Exclusive-OR, známou také jako brána EX-OR, má dva vstupy a jeden výstup. U dvou vstupních bran je výstup brány XOR vysoký, což znamená '1', pokud je vstupní bit odlišný, a výstup je nízký, znamená '0', pokud existuje jako vstup.

Obr. Logické schéma brány XOR

Brána XNOR:

XNOR znamená bránu Exclusive-NOR, známou také jako EX-NOR; NENÍ to EX-OR. Výstup brány se dvěma vstupy XNOR je vysoký, což znamená '1', když je vstup podobný, a nízký, když, na rozdíl od vstupu.

Obr. Logické schéma brány XNOR

Příklady kombinační logiky | Příklady kombinačních logických obvodů

Poloviční zmije:

Poloviční zmije je příklad kombinačních obvodů, ve kterých můžeme přidat dva bity. Má dva vstupy, každý s jedním bitem a dvěma výstupy, z nichž jeden je výstupem pro přenášení a druhým výstupem pro součet.

Obr. Logické schéma poloviční sčítačky navržené s AND bránou a XOR bránou.

Plná zmije:

Plná sčítačka je příkladem aritmetického kombinovaného obvodu; zde můžeme přidat jejich bit po druhém a má dva výstupní součty a carry. V polovině zmije jsme mohli přidat jen dva bity najednou. Plný zmije překonává toto omezení; plná sčítačka je nezbytná pro přidání velkého binárního čísla. Jedno úplné sčítací zařízení však může přidat pouze jednobitové binární číslo najednou, ale kaskádováním celého sčítače můžeme přidat rozsáhlejší binární číslo. Můžeme však vytvořit úplnou sčítačku kombinací dvou polovičních sčítačů.

Obr. Blokové schéma plného sčítače

Poloviční odečet:

Poloviční odečítač je aritmetický kombinační obvod, který provádí odečítání dvou vstupních bitů a poskytuje dva výstupy, jeden jako rozdíl a druhý jako výpůjčka. Návrh obvodu odečítače je hlavně podobný návrhu sčítače. Nemohu uvažovat o žádném vstupu z půjčky.

Obr. Logické schéma polovičního odečítače navrženého s AND bránou, NOT bránou a XOR bránou.

Plný odečet:

Plný odečítač je také aritmetický kombinační obvod, kde můžeme provádět odečítání tří jednobitových vstupů, vstupy jsou minuend, subtrahend a výpůjčka. Generuje dva výstupy, jeden jako rozdíl vstupu a druhý jako výpůjčku.

Obr. Blokové schéma plného odečítače.

Multiplexer:

Multiplexer má více vstupů a jeden výstup a má selektor, který vybírá vždy jeden vstup jako požadavek. Odešle to na výstupní řádek a pro číslo 'n' vstupu zde potřebujeme číslo 'm' výběrového řádku, kde n = 2^m. Má také povolenou vstupní linku, což nám umožňuje kaskádovat multiplexer nebo další rozšiřování podle potřeby. Nazývá se také selektor dat. 16: 1 Je největší multiplexer dostupný ve formě IC.

Obr. Blokové schéma multiplexeru.

Demultiplexor:

Demultiplexer má pouze jeden vstup a více výstupů. Má selektorovou linku, která vybírá vždy jednu výstupní linku; s výběrovou linkou můžeme podle našeho požadavku distribuovat vstupní signál do mnoha výstupních linek. Pro číslo 'n' výstupního řádku zde potřebujeme 'm' číslo vybraného řádku, kde n = 2^m. Demultiplexor může fungovat jako převodník z binární na desítkové.

Obr. Blokové schéma Demultiplexeru.

Komparátor:

Komparátor je kombinační obvod, kde může porovnávat velikost dvoubitového čísla a poskytnout nám relativní výsledek jako výstup. Může mít tři výstupy. Například vstup poskytujeme A a B komparátoru, kde A a B mohou být n-bitové číslo, výstup komparátoru může být A B. Obvod kontroluje velikost vstupu a porovnává jej; existuje jiný výstupní port pro A = B, A> B a A

Obr. Blokové schéma n-bitového komparátoru

Kodér:

Projekt kodér je kombinační obvod. Má 2ⁿ vstupní řádky a má ‚n 'výstupní řádky odpovídající vstupu n-bitového kódu.

Obr. Blokové schéma kodéru.

Dekodér:

Je to obvod, který převádí binární n vstupních řádků na maximálně 2ⁿ výstupní linky.

Obr. Blokové schéma dekodéru.

BCD sčítač:

Sčítačka BCD je aritmetický kombinační obvod, který se používá k ovládání sčítání čísel BCD, číslic a produkovaného výstupu ve formě BCD. Někdy může být výstupem sčítače BCD platné číslo BCD a poté toto neplatné číslo BCD převede na platné přidáním 0110 k neplatnému výstupu.

BCD odečítač:

Odpočítávač BCD má ovládat odčítání od čísla BCD. Pokud vezmeme dvě vstupní čísla BCD, jedno jako A a druhé jako B, odečtení čísla BCD je ekvivalentní přidání komplimentu B k A. V BCD se používá metoda odčítání doplňku 9 nebo doplňku 10.

ALU (aritmetická logická jednotka):

 Obvody aritmetické logické jednotky jsou široce používány jako kombinační obvody a tyto obvody se používají k provádění všech aritmetických a logických operací pro procesor a procesor. ALU je známé jako srdce mikroprocesoru resp mikrořadič.

Kombinovaná logika s MSI a LSI

MSI je zkratka pro „střední integraci“, může obsahovat 30 až 1000 XNUMX elektronických součástek v jednom čipu IC. LSI znamená „Large scale integration“, může mít tisíce vestavěných komponentů a integrovaných do jednoho IC.

Adder s MSI a LSI:

PRAVDA TABULKA:

Rovnice pro součet:

S=AB'C+A'BC+AB

Nést:

C = AB'C + A'BC + AB

Obr. Implementace Full-Adder v obvodech MSI nebo LSI.

Kombinovaný logický design | Navrhněte kombinovaný logický obvod

Cíl navrhování kombinační logiky:

• Chcete-li získat požadovaný výstup z obvodů.
• Ekonomické obvody znamenají s minimálními náklady budování obvodů.
• Složitost obvodů musí být co nejvíce snížena.
• S minimálním počtem bran by měl být digitální obvod navržen tak, aby se minimalizovalo celkové zpoždění obvodu.

Kombinovaný obvod lze navrhnout pomocí multiplexeru, postup pro návrh:

• Určete počet vstupních a výstupních proměnných požadovaného obvodu.
• Získat pravdivostní tabulka nebo logické schéma požadovaného obvodu.
• Z pravdivostní tabulky nebo logiky určuje diagram booleovský výraz požadovaného obvodu a rozšiřuje jej na mintermy a každý definuje jedinečnou datovou linku multiplexeru.
• Pro číslo 'n' vstupu dostanou proměnné 2ⁿ na 1 multiplexer.
• Pomocí vybrané linky a vstupu můžete získat výstup z multiplexeru podle požadovaného obvodu.

Kombinovaný návrh obvodu pomocí logických bran

Návrh kombinačního logického obvodu lze provést pomocí bran, zatímco brány jsou prakticky dostupné jako IC. Pro různé brány jsou k dispozici další IC s různými čísly IC.

Kroky nebo postup k získání požadovaného kombinačního logického obvodu:

• Určete počet vstupních nebo výstupních proměnných požadovaných pro operaci pomocí dané tabulky pravdivosti, logického výrazu nebo výrazu.
• Odvozte výraz ve formě součtu produktu (SOP) nebo produktu součtu (POS).
• Snižte výraz pomocí metody booleovské redukce nebo K-mapy.
• Můžete navrhnout obvod s požadovaným počtem bran v logickém diagramu prostřednictvím redukovaného výrazu.

Funkce kombinační logiky

Funkce kombinační logiky lze definovat pomocí tabulky pravdy, logického diagramu nebo booleovské rovnice.

Tabulka pravdy: Pravdivostní tabulka je tabulkový seznam všech možných binárních kombinací vstupní proměnné a související výstupní kombinace logického obvodu. Existují pouze dvě možnosti vstupního nebo výstupního bitu, tj. '0' a '1'. Pokud je číslo vstupu 'n', budou 2ⁿ kombinace. V této tabulce je jeden řádek pro reprezentaci vstupních kombinací a různé řádky pro výstupní kombinace. To lze získat z logického diagramu nebo booleovského vyjádření obvodů.

Logický diagram: Logický diagram se skládá hlavně ze základní logické brány a nějakého symbolického znázornění obvodu. Ukazuje nám propojení logických hradel, představuje některé signální linky (jako povolení, výběr linky, kontrolní linky atd.). Používá se k definování funkčnosti obvodů. Lze jej získat pomocí logického výrazu nebo pravdivostní tabulky obvodů.

Booleovský výraz: Toto je rovnice vytvořená kombinací vstupní a výstupní proměnné; zde se výraz používá hlavně k definování výstupní proměnné vstupní proměnné. Tento výraz lze odvodit z pravdivostní tabulky nebo logického schématu obvodů.

Příklady kombinačních logických obvodů v reálném životě

V reálném životě můžeme vidět kombinační obvod v kalkulačce, RAM (Random Access Memory), komunikační systém, aritmetická a logická jednotka v CPU (centrální procesorová jednotka), datová komunikace, wi-fi, mobilní telefon, počítač atd. Tyto jsou skutečným příkladem použití kombinačního obvodu.

Postup analýzy v kombinační logice

Kombinační analýza obvodu je analýza daného logického obvodu nebo schématu zapojení; odtud můžeme získat informace o okruhu. An analýza má ověřit chování obvodu s jeho specifikacemi; analýza obvodu lze použít ke snížení počtu hradel, optimalizaci, snížení zpoždění nebo převodu obvodu do jiné požadované formy.

Postup analýzy kombinační logiky:

• Určete výstupní proměnnou obvodů a pokuste se získat pravdivostní tabulku nebo logické schéma obvodu se vstupními a výstupními proměnnými.
• Pomocí tabulky pravdivosti nebo logického schématu obvodů definujte booleovskou funkci pomocí vstupních a výstupních proměnných.

Verilog pro smyčkovou kombinovanou logiku

Co je to kombinační smyčka?

Kombinační smyčka je smyčka, ve které je výstupem kombinační logiky (která může sestávat z jedné nebo více kombinačních logických bran) zpětná vazba ke stejné logice bez jakéhokoli paměťového prvku v cestě zpětné vazby.

Typy kombinační smyčky:

• Není ekvivalentní západce
• Ekvivalent k západce

Obr. Západka typu kombinované smyčky

Verilog pro smyčkovou kombinační logiku:

If (sel == 1'b0)

Y = 0;

jiný

Y = Y;

Zde je implementována kombinační smyčka, která je ekvivalentní západce.

Kombinované logické obvody CMOS | Kombinované logické sítě

Statický CMOS je široce používán pro obvody, protože má dobrý výkon a nízkou spotřebu energie. Brána CMOS je kombinací vytahovací sítě (PUN) a vytahovací sítě (PDN); vstup je distribuován do pull-up a pull-down obvodů.

Funkce pull-up sítě je spojit výstup se zdrojem napětí, když je potřeba výstup '1'. Zatímco rozevírací síť poskytuje spojení mezi zemí a výstupem, pokud je výstup zamýšlen jako „0“. Vytahovací síť je navržena s NMOS a PMOS se používá v PUN. NMOS je zapojen do série za účelem vytvoření funkce AND, zatímco při paralelním připojení z funkce OR. Kde PMOS v paralelním tvaru vystupují jako funkce NAND a série tvoří funkci NOR.

Obr. CMOS diagram poloviční sčítačky.

 CMOS je doplňková síť. To znamená, že pro paralelní připojení v roztahovací síti existuje sériové připojení v rozevírací síti. Doplňková brána je obecně invertující. S jedním stupněm může provádět funkce jako NAND, NOR a XNOR a pro neinvertující booleovskou funkci jako AND, OR a XOR vyžadoval další stupeň střídače. Počet tranzistorů pro implementaci logické brány s n-vstupem je 2n.

Kombinovaná logika MUX

MUX, tj. Multiplexer je návrh kombinační logiky, má pouze jeden výstup a může mít více vstupů. Má 'n' select line for2ⁿ vstup, selektorový řádek slouží k výběru vstupního vedení, které bude připojeno k výstupnímu vedení.

Obr. Blokové schéma multiplexoru 4: 1

PRAVDIVÁ TABULKA MULTIPLEXORU 4: 1:

Jednoduchý kombinovaný zámek pomocí logických bran

Jednoduchý kombinační vzhled je obvod navržený s XOR a NOR bránou, kde XOR brána je bitový komparátor a NOR brána se používá jako řízený invertor. Můžeme použít XOR ke kontrole a porovnání vstupu a klíčového kódu kousek po kousku; pokud se vstup zcela shoduje s kódem klíče, zámek se odemkne. Když vstupy a ne stejný XOR poskytují '1' jako výstup, nyní bude výstup procházet bránou NOR. Tímto způsobem můžeme navrhnout jednoduchý zámek pomocí bran.

Aplikace kombinačních logických obvodů

Kombinované logické obvody jsou základním obvodem v digitální elektronické sudé sekvenční obvod je navržen z kombinačního obvodu s paměťovým prvkem.

Tyto obvody se používají pro návrh ROM počítače nebo mikroprocesoru. ROM (Read Only Memory) je navržen s Encoderem, Decoderem, Multiplexerem, Adder Circuitry, Subtractor Circuitry atd., Což jsou všechny kombinační obvody.

Zatímco ALU (aritmetická a logická jednotka) v procesoru, který je také z kombinačního obvodu, se skládá hlavně z Adder, Subtractor atd., Aby provedl každou aritmetickou operaci.

Kodér a dekodér se používají k převodu jedné formy dat na jinou (jako z binární na desítkovou); tyto se běžně používají v komunikaci pro přenos dat z jednoho konce na druhý. Tento obvod poskytuje v případě potřeby synchronizaci; pomocí nich můžeme provádět jakoukoli operaci s větší přesností.

K přenosu dat v jedné lince se používá multiplexor. Tento obvod se používá ve vysílání, telegrafii atd.

Nevýhody kombinačních logických obvodů

Omezení nebo nevýhoda polovičního sčítače je překonána úplným sčítačem, zatímco plný odečítač překonává omezení polovičního sčítače.

Nevýhody multiplexeru: Omezení používání portu, který lze použít v určitém pořadí. Obvody mohou způsobit zpoždění.

Nevýhoda Demultiplexeru: plýtvání šířkou pásma, zpoždění může být způsobeno synchronizací.

Nevýhody kodéru: Složité obvody lze snadno vystavit magnetickému rušení.

Celkově je kombinační obvod složitý, jak se obvod zvětšuje; ve větších obvodech může být vysoké zpoždění šíření, nemá žádný paměťový prvek.

Kombinované logické obvody MCQ | Problémy a řešení kombinačních logických obvodů | Faq

Co je kombinační logika Jaké jsou její vlastnosti ?

Popsáno v Kombinovaný logický obvod sekce.

Co je 1 * 4 demultiplexor v kombinačních logických obvodech?

Demultiplexer 1 až 4 má dvě vybrané linky, čtyři výstupy a jeden vstup. Vstupní data připojená k výstupní linii podle vybrané linky.

Obr. Blokové schéma demultiplexeru 1: 4

Pravdivá tabulka:

Můžete někdy mít metastabilitu s čistou kombinační logikou ?

Ano, po nějakou dobu může existovat stav metastability v čisté kombinační logice.

             Metastabilita označuje stav, který nelze definovat jako „0“ nebo „1“. Obvykle se to stane v obvodu, když je napětí zaseknuto mezi „0“ a „1“, což může způsobit oscilaci, nejistý výstup, nejasný přechod atd. Když takový signál prochází kombinačním obvodem, může to narušit základní hradla “ specifikace a šíří se po celém obvodu.

Například když vezmeme daný obvod, jak vidíme zde, existuje brána AND a brána NOT, prakticky obvod má určité zpoždění šíření; protože brána AND má určité zpoždění šíření, brána NOT musí. Jak víme, výstup by měl být definován po celou dobu, ale existuje časový interval T, kdy výstupní stav nebo přechodový stav není určitý nebo nežádoucí. Tento stav v tomto časovém intervalu lze považovat za metastabilitu čistého kombinačního logického obvodu.

Návrhové posouzení různých kombinačních logických obvodů ve VHDL.

Pro navrhování obvodů musíte znát základní Vhdl, jako je reprezentující booleovskou funkci, reprezentující základní bránu atd.

Zde uvažujeme jako příklad sčítač:

Ve VHDL:

Entita FullAdder je

Port (A, B, C: v bitech;

D, S: out bit);

ukončit FullAdder

Výhody návrhu a testování kombinačních logických obvodů pomocí schématu self in test

Výhody:

• Nižší náklady na testování.
• Poruchu lze snadno zjistit.
• Kratší doba zkoušky.
• Pro vyšší spolehlivost obvodu se používá schéma autotestu.

Jaký je rozdíl mezi kombinačním a sekvenčním logickým obvodem?

Vědět o sekvenční logika klikněte zde.